Tier 1
Wafer-Fab-Equipment (WFE)
Die Maschinen, mit denen DRAM, NAND und HBM überhaupt entstehen. Dieser Tier ist der härteste Hebel der Kette: hochkonzentriert, kapitalintensiv, teils monopolartig — und der Punkt, an dem Exportkontrollen ansetzen. Die fünf großen WFE-Anbieter halten zusammen grob 56–66% des Markts.
Marktführer-Anteil je Segment
Wie konzentriert ist jedes Segment? Anteil des jeweiligen Marktführers — je höher, desto schwerer ersetzbar (Schätzungen, Sekundärquellen, Stand 2024).
Datenquelle: wfe-marktanteile.csv. ASML-EUV ist belegt (Monopol); übrige Werte sind Branchen-Schätzungen. Etch/Deposition ohne belegte Einzelzahl — daher hier nicht abgebildet.
Lithografie — der Flaschenhals
Belichtet die Schaltungsmuster auf den Wafer. EUV (Extreme Ultraviolet) ist für die fortschrittlichsten DRAM-Nodes Pflicht und der schärfste Engpass der gesamten Kette.
| Firma | Rolle | Position | Umsatz | Steckbrief |
|---|---|---|---|---|
| ASML | EUV- und DUV-Scanner | 100% EUV-Monopol; ca. 90% advanced DUV | 32,7 Mrd. EUR (2025) | ASML |
| Canon | DUV, Nanoimprint (NIL) | Nische; kein EUV | k. A. | nur gemappt |
| Nikon | DUV-Scanner | Nische; kein EUV | k. A. | nur gemappt |
Quellen: ASML 2024 Annual Report; Branchenanalysen. Canon/Nikon ohne belegte Umsatzzahl in diesem Dossier (k. A.).
Track — Coater/Developer
Trägt den Photoresist auf und entwickelt ihn nach der Belichtung — direkt um den Litho-Schritt herum. Tokyo Electron dominiert dieses Segment fast vollständig.
| Firma | Rolle | Position | Umsatz | Steckbrief |
|---|---|---|---|---|
| Tokyo Electron | Coater/Developer (Track), zudem Etch und Deposition | Track ca. 90% global, EUV-Track ca. 100% | 2.431,5 Mrd. JPY (GJ2025) | Tokyo Electron |
Quellen: Tokyo Electron FY2025 Earnings Release; Branchenanalysen (Track-Anteil).
Etch und Deposition
Ätzt Strukturen und scheidet dünne Schichten ab. Bei Memory besonders kritisch: 3D-NAND und vertikales DRAM-Scaling treiben den Bedarf an High-Aspect-Ratio-Etch und Deposition.
| Firma | Rolle | Position | Umsatz | Memory-Exposure | Steckbrief |
|---|---|---|---|---|---|
| Lam Research | Etch und Deposition (3D-NAND-Führer) | Etch/Depo-Marktführer | 14,91 Mrd. USD (GJ2024) | ca. 36% Memory (belegt) | Lam Research |
| Applied Materials | breit: Deposition, Etch, Implant, CMP | größter WFE-Anbieter | 27,18 Mrd. USD (GJ2024) | gemischt | Applied Materials |
| Tokyo Electron | auch Etch und Deposition | Top-3 WFE | siehe oben | gemischt | Tokyo Electron |
Quellen: Lam FY2024 10-K (Memory-Anteil ca. 36%); Applied Materials FY2024 Ergebnisse; Tokyo Electron FY2025. Keine belegte Einzel-Marktanteilszahl für Etch/Deposition — daher k. A.
Prozesskontrolle — Inspektion und Metrologie
Findet Defekte und misst Strukturmaße. Bei HBM mit seinen vielen gestapelten Dies und Through-Silicon-Vias steigt die Anforderung an Inspektion und Metrologie überproportional.
| Firma | Rolle | Position | Umsatz | Steckbrief |
|---|---|---|---|---|
| KLA | Wafer-Inspektion, Metrologie, Mask-Inspektion | Prozesskontroll-Führer (ca. 50%+) | 9,81 Mrd. USD (GJ2024) | KLA |
Quellen: KLA FY2024 Results; Statista/Branchenanalysen (Anteil). Inspektion ist KLAs größtes Produktsegment.
Test — Automatic Test Equipment (ATE)
Testet fertige Chips elektrisch. HBM und KI-Beschleuniger erhöhen die Testintensität deutlich; Test wird damit selbst zum Kapazitätsengpass der KI-Memory-Rampe.
| Firma | Rolle | Position | Umsatz | Memory-Exposure | Steckbrief |
|---|---|---|---|---|---|
| Advantest | Memory- und SoC-Tester | ATE-Führer ca. 50–58%; Memory-Test-Führer | 779,71 Mrd. JPY (GJ2024) | hoch | Advantest |
| Teradyne | SoC- und Memory-Tester, Robotik | Nr. 2 ATE (mit Advantest ca. 80%) | ca. 2,82 Mrd. USD (2024) | mittel, HBM-getrieben | Teradyne |
Quellen: Advantest FY2024 Financial Results; Teradyne FY2024 Ergebnisse; Branchenanalysen (ATE-Anteil). Teradyne 2024 als ca.-Wert.
Assembly/Bonding — Advanced-Packaging-Equipment
Nach Fertigung und Test folgt das Zusammensetzen: Einzel-Dies werden platziert, gestapelt und verbunden — per Die-Bonding, TCB und künftig Hybrid Bonding. Dieses Back-End-Equipment ist ein eigener Engpass neben Litho und Test — und der Knoten, an dem die HBM-These (gestapelter DRAM) und die Logik-/Advanced-Packaging-These (CoWoS/Chiplets der KI-Beschleuniger) zusammenlaufen.
| Firma | Rolle | Position | Umsatz | Relevanz KI | Investment |
|---|---|---|---|---|---|
| ASMPT | TCB-, Die- und Wire-Bonder; SMT; Hybrid-Bonding-Roadmap | TCB-Ziel ca. 35–40% Anteil; Process-of-Record bei C2S-TCB; TCB-Umsatz FY2025 +146% | HK$14,52 Mrd. (~US$1,86 Mrd., FY2025) | HBM-Stacking + CoWoS/Chiplet-Assembly | ASMPT (Buch) |
| Besi | Die-Attach/Die-Bonding, Plating, Hybrid-Bonding-Führer | Die-Bonder ca. 39%; Hybrid-Bonding-Führer (Allianz mit Applied Materials) | 591 Mio. EUR (FY2025), Bruttomarge ca. 63% | Hybrid-Bonding-Roadmap für HBM4+ und 3D-Logik | Besi (Buch) |
Quellen: ASMPT 2025 Annual Results & Q1 2026 Results; Besi FY2025 & Q1 2026 Press Releases; Yole/TrendForce (Bonding-Anteile, Schätzungen). Details in den Büchern: ASMPT-Quellen, Besi-Quellen.