Unter-Dossier · Teilmarkt Data Center
Wer produziert die KI-Chips? Foundry, Lithografie & Packaging
Hinter jedem KI-Beschleuniger steht eine gestaffelte Fertigungskette: Fabless-Designer (Nvidia, AMD) entwerfen den Chip, aber TSMC fertigt ihn, Advanced Packaging (CoWoS) setzt ihn mit dem Speicher zusammen — und darunter liegen dieselben Maschinen-, Equipment- und Rohstoff-Tiers wie beim Speicher. Dieses Dossier schlüsselt die Kette in fünf Tiers auf und verlinkt die oberen Tiers auf das bestehende Lieferkette-Dossier, statt sie zu duplizieren.
Leitfrage in einem Satz
Die Chip-Fertigung auf einen Blick
Fünf Tiers, von der Senke (dem fertigen, designten Beschleuniger) bis zu den Sub-Komponenten der Equipment-Bauer. Anders als beim Speicher (wo Hersteller = Fab-Betreiber, ein integrierter IDM) ist die Logik-Welt aufgeteilt: Fabless-Design (Tier 0) und Auftrags-Fertigung (Tier 1) sind getrennte Firmen. Tier 2–4 sind dieselben Zulieferer wie beim Speicher und im Lieferkette-Dossier ausgearbeitet — hier nur verlinkt.
Entwerfen den Beschleuniger (GPU/ASIC) und verkaufen den fertigen Chip, lassen ihn aber extern fertigen. Nvidia dominiert (~86 % KI-Beschleuniger-Anteil), AMD ist Herausforderer; Hyperscaler-ASICs (Google TPU, AWS Trainium, MS Maia) wachsen.
Die physische Fertigung: Foundry belichtet die Wafer, Advanced Packaging (CoWoS) setzt Logik-Die und HBM zusammen. Der eigentliche „Wer fertigt die Chips?"-Layer und ein harter Engpass.
Die Maschinen der Fab — EUV-/DUV-Lithografie, Etch, Deposition, Track, Prozesskontrolle und Test. Dieselben Anbieter wie beim Speicher, hier auf die jeweiligen Steckbriefe im Lieferkette-Dossier verlinkt.
Verbrauchsstoffe jeder Fab: Silizium-Wafer, Photoresist und Prozesschemie, CMP, Filtration und Spezialgase. Ebenfalls aus dem Lieferkette-Dossier verlinkt.
Liefern an Tier 2, nicht direkt an die Fab: EUV-Optik, EUV-Lichtquelle, Vakuum- und Abatement-Technik. Einige der härtesten Single-Source-Abhängigkeiten der ganzen Kette. Details im Lieferkette-Dossier (Tier 3).
Datenquelle: tier-uebersicht.csv. Engpass- und IP-Intensität-Grad sind Einschätzungen auf Basis der Marktkonzentration bzw. des IP-Burggrabens (siehe Quellen). Tier-Nummer = Distanz zum fertigen Beschleuniger, keine strikte 1:1-Flussrichtung.
Wer produziert die Chips? Foundry-Anteile 2025
Tier 1 ist ein klassischer Flaschenhals: Fast die gesamte fortschrittliche Logik-Fertigung — auch Nvidias GPUs, AMDs Instinct und Googles TPU — läuft über sehr wenige Foundries. Anteile am weltweiten Foundry-Umsatz, Gesamtjahr 2025.
Anteil am weltweiten Foundry-Umsatz, Gesamtjahr 2025, in %. Quelle: TrendForce, 12.03.2026; vgl. Taipei Times, 14.03.2026. Rohdaten: foundry-marktanteile.csv. „Sonstige" fasst HuaHong, Tower, VIS, Nexchip, PSMC u. a. zusammen. (Identischer Donut im Beispiel-Dossier.)
Und wer entwirft sie? KI-Beschleuniger-Anteil 2025
Eine Stufe darüber, bei den Fabless-Designern, ist die Konzentration noch extremer: Nvidia hält den Löwenanteil am Markt für KI-Rechenzentrums-Beschleuniger, AMD ist die größte Alternative, Hyperscaler-ASICs holen auf.
Anteil am Markt für KI-Rechenzentrums-Beschleuniger (Umsatz), spätes 2025 — Branchenschätzung mit deutlicher Quellen-Spannbreite (Nvidia 80–92 %). Quellen: Silicon Analysts (~86 %), CarbonCredits (92 % GPU-Markt). Rohdaten: ki-beschleuniger-anteile.csv. Exakte Custom-ASIC-Aufteilung: k. A. — Recherche ausstehend.
Advanced Packaging (CoWoS) — der neue Engpass
Lange war die Lithografie (Tier 2) der einzige harte Flaschenhals. Seit dem KI-Hochlauf ist CoWoS-Kapazität bei TSMC ein eigener Engpass: Jeder Blackwell-/Instinct-Beschleuniger braucht CoWoS, um Logik-Die und HBM zu verbinden. TSMC verdoppelt die Kapazität jährlich und lagert ab 2026 Volumen an OSAT-Partner (Amkor, SPIL/ASE) aus.
Einheit: tausend CoWoS-Wafer pro Monat (KWPM), Jahresende. 2025 ≈ 75 KWPM (nahezu Verdopplung ggü. 2024); Ende-2026-Ziel ≈ 120–130 KWPM (schraffiert = Plan). Quellen: TrendForce (75K 2025), FinancialContent (130K Ende 2026). Rohdaten: cowos-kapazitaet.csv.
Engpässe und Single-Points-of-Failure
- KI-Beschleuniger-Design (Nvidia): ~86 % Marktanteil plus CUDA-Software-Burggraben. Höchste IP-Intensität, aber auch Klumpenrisiko für die ganze KI-Capex-Welle.
- Leading-Edge-Foundry (TSMC): ~70 % des Foundry-Umsatzes, faktisch alleiniger Fertiger der modernsten KI-Logik. Geografisch auf Taiwan konzentriert (Geopolitik).
- Advanced Packaging (CoWoS): TSMC-dominiert; bestimmt direkt, wie viele Beschleuniger pro Quartal überhaupt entstehen. Auslagerung an OSAT entlastet erst ab 2026.
- EUV-Lithografie (ASML): 100 %-Monopol. Ohne ASML kein fortschrittlicher Logik-Node. Zugleich geopolitischer Hebel (China-Exportkontrollen).
- EUV-Optik / -Lichtquelle (Zeiss SMT, Cymer): Single-Source hinter dem Monopolisten — siehe Lieferkette Tier 3.
- HBM (SK Hynix, Samsung, Micron): Speicher neben der GPU; ohne HBM-Verfügbarkeit kein verkaufsfähiger Beschleuniger. Eigene Kette im Memory-Lieferkette-Dossier.
Belege je Aussage in den Steckbriefen und unter Quellen.
Investment-Landkarte
Die vier neuen Steckbriefe dieses Dossiers liegen in Tier 0 (Design) und Tier 1 (Fertigung) — der KI-spezifische Teil der Kette. Tier 2–4 sind im Lieferkette-Dossier investierbar abgebildet; Broadcom und Marvell als ASIC-Designer im Optische-Interconnects-Dossier. Marktanteile sind Branchen-Schätzungen; Pure-Play- und IP-Spalte sind Einordnung.
| Tier | Firma | Rolle | Pure-Play? | KI-Exposure | IP-Intensität |
|---|---|---|---|---|---|
| 0 | Nvidia | Fabless GPU-Design | überwiegend | sehr hoch | hoch |
| 0 | AMD | Fabless GPU/CPU-Design | überwiegend | hoch | hoch |
| 0 | Broadcom | Custom-ASIC + Networking | nein | hoch | hoch |
| 0 | Marvell | Custom-ASIC + Optik-DSP | überwiegend | hoch | mittel |
| 1 | TSMC | Leading-Edge-Foundry | ja | hoch (HPC 58 %) | hoch |
| 1 | Advanced Packaging / OSAT | CoWoS / Assembly-Test | gemischt | hoch | mittel |
| 1 | X-FAB | Spezial-Foundry (Analog/MEMS/SiC) | ja | indirekt | mittel |
| 2 | ASML | EUV/DUV-Lithografie | ja | gemischt | hoch |
| 2 | WFE (AMAT, Lam, TEL, KLA …) | Etch/Depo/Track/Test | ja | gemischt | mittel |
| 3 | Wafer/Chemie/Gase | Rohstoffe & Materialien | gemischt | indirekt | niedrig |
Datenquelle: investment-landkarte.csv. KI-Exposure und IP-Intensität sind Einschätzungen (siehe Quellen). Tier-2/3-Steckbriefe liegen im Lieferkette-Dossier, nicht hier (keine Dubletten).
Quellen & offene Punkte
Vollständiger Quellenapparat (Primär- und Sekundärquellen, Datenherkunft) im Kapitel Quellen. Akronyme im Glossar.
- Custom-ASIC-Anteile (Google TPU, AWS Trainium, MS Maia) je Anbieter mit belegtem Stand-Datum verfeinern.
- TSMC-N2-/A16-Hochlauf und High-NA-EUV-Einsatz quantifizieren — Schnittstelle zur EUV-These im Lieferkette-Dossier.
- Advanced-Packaging-Anteil OSAT (Amkor/ASE/SPIL) vs. TSMC-intern belegen, sobald 2026er Auslagerung läuft.
- Top-Steckbriefe (TSMC, Nvidia) bei Bedarf zu vollen Büchern (business/thesis/risks/sources) ausbauen.
- Belegte Rohdaten in
assets/data/und HTML-Tabellen/Charts synchron halten.